2、多晶硅柵MOS管



　　隨著MOS器件的特征尺寸不斷縮小，鋁柵與源漏擴散區(qū)的套刻不準(zhǔn)問題變得越來越嚴(yán)重，源漏與柵重疊設(shè)計導(dǎo)致，源漏與柵之間的寄生電容越來越嚴(yán)重，半導(dǎo)體業(yè)界利用多晶硅柵代替鋁柵。多晶硅柵具有三方面的優(yōu)點：第一個優(yōu)點是不但多晶硅與硅工藝兼容，而且多晶硅可以耐高溫退火，高溫退火是離子注入的要求;第二個優(yōu)點是多晶硅柵是在源漏離子注入之前形成的，源漏離子注入時，多晶硅柵可以作為遮蔽層，所以離子只會注入多晶硅柵兩側(cè)，所以源漏擴散區(qū)與多晶硅柵是自對準(zhǔn)的;第三個優(yōu)點是可以通過摻雜N型和P型雜質(zhì)來改變其功函數(shù)，從而調(diào)節(jié)器件的閾值電壓。因為MOS器件的閾值電壓由襯底材料和柵材料功函數(shù)的差異決定的，多晶硅很好地解決了CMOS技術(shù)中的NMOS和PMOS閾值電壓的調(diào)節(jié)問題。如圖1.13(b)所示，是多晶硅柵的MOS管結(jié)構(gòu)圖。

 

　　3、Polycide技術(shù)



　　多晶硅柵的缺點是電阻率高，雖然可以通過重摻雜來降低它的電阻率，但是它的電阻率依然很高，厚度3K埃米的多晶硅的方塊電阻高達36ohm/sq。雖然高電阻率的多晶硅柵對MOS管器件的直流特性是沒有影響的，但是它嚴(yán)重影響了MOS管器件的高頻特性，特別是隨著MOS管器件的特征尺寸不斷縮小到亞微米(1um≥L≥0.35um)，多晶硅柵電阻率高的問題變得越發(fā)嚴(yán)重。為了降低多晶硅柵的電阻，半導(dǎo)體業(yè)界利用多晶硅和金屬硅化物(polycide)的雙層材料代替多晶硅柵，從而降低多晶硅柵的電阻，Polycide的方塊電阻只有3ohm/sq。半導(dǎo)體業(yè)界通用的金屬硅化物材料是WSi2。如圖1.14(a)所示，是多晶硅和金屬硅化物柵的MOS管結(jié)構(gòu)圖。

分析mos管未來發(fā)展與面臨的挑戰(zhàn)

0